El principio de funcionamiento y la tabla de estado del flip-flop D

SD y RD están conectados a los terminales de entrada del flip-flop RS básico. Son los terminales preestablecidos y claros respectivamente, y están activos a bajo nivel. Cuando SD=1 y RD=0 (la diferencia de SD es 0 y la diferencia de RD es 1, es decir, los valores de nivel ingresan desde el exterior en los dos puertos de control, porque el nivel bajo está activo), independientemente del terminal de entrada D Cualquier estado causará Q = 0 y Q no = 1, es decir, el flip-flop se establece en 0.

Cuando SD=0 y RD=1 (SD no es 1, RD no es 0), Q=1, Q no es=0, el flip-flop se establece en 1, SD y RD son Generalmente llamado Para configurar directamente los terminales 1 y 0. Suponemos que a todos se les han añadido niveles altos y no afectarán el funcionamiento del circuito.

Información ampliada:

Este flip-flop acepta la señal de entrada antes del flanco positivo de CP. Activa el flip cuando el flanco positivo salta. Después del flanco positivo, la entrada es. bloqueado Los tres pasos se completan después del flanco positivo, por lo que se llama disparador de flanco.

En comparación con las chanclas maestro-esclavo, las chanclas de borde con el mismo proceso tienen una capacidad antiinterferente más fuerte y una mayor velocidad de trabajo. /spangt;. Se puede ver en la función lógica del flip-flop RS básico que Q = Q3 no es = D.

Dado que la señal CP se agrega a las puertas G3 y G4, los estados de los terminales de salida de las puertas G5 y G6 deben establecerse de manera estable antes de que llegue el flanco ascendente de CP.

Después de que la señal de entrada llega al terminal D, el estado de salida de G5 se puede establecer después del tiempo de retardo de transmisión del circuito de puerta de primer nivel, y el estado de salida de G6 debe establecerse después de la transmisión. Tiempo de retardo del circuito de puerta de dos niveles. Por lo tanto, la señal de entrada en el terminal D debe llegar antes del flanco ascendente de CP y el tiempo de configuración debe satisfacer: tset≥2tpd.