Primer tipo de estructura de red básica de filtro digital

Los tipos básicos de estructura de red del filtro digital fir son tipo cascada, tipo directo, estructura de red de sistema de respuesta de impulso finito de fase lineal, información de tipo de muestreo de frecuencia, etc.

Tipo directo Supongamos que la respuesta al impulso unitario h(n) del filtro FIR es una secuencia de longitud N, entonces la función del sistema de filtro es una expresión relacional. Cuando el tipo de cascada necesita controlar el punto cero de transmisión del filtro, H (z) se puede descomponer en la forma del producto del factor de segundo orden del coeficiente real.

La estructura de fase lineal del filtro FIR de estructura de fase lineal tiene simetría par y simetría impar, independientemente de si h(n) es simétrica par o impar. La estructura de muestreo de frecuencia es una estructura de implementación que utiliza coeficientes para parametrizar el filtro. Una secuencia de longitud finita puede determinarse de forma única mediante el valor de muestra del dominio de frecuencia de la misma longitud. Antes de ingresar al filtro FIR, la señal debe convertirse de analógica a digital a través de un dispositivo A/D para convertir la señal analógica en una señal digital.

El principio de funcionamiento del filtro FIR

Antes de ingresar al filtro FIR, la señal primero debe convertirse de analógica a digital a través del dispositivo A/D para convertir la señal analógica en una señal digital. Para permitir el procesamiento de la señal sin distorsión, la velocidad de muestreo de la señal debe satisfacer el teorema de muestreo de Shannon. Generalmente, se toma como frecuencia de muestreo 4-5 veces el límite superior de la frecuencia de la señal. Generalmente, se puede utilizar un convertidor A/D de aproximación sucesiva de mayor velocidad, ya sea que se utilice el método de acumulación múltiple o el algoritmo distribuido para diseñar el filtro FIR, los datos emitidos por el filtro son una serie de secuencias que deben reflejarse. intuitivamente.

También se requiere conversión de digital a analógico, por lo que la salida del filtro FIR compuesto por FPGA debe conectarse a un módulo D/A externo. FPGA tiene una matriz lógica interna regular y abundantes recursos de cableado, lo que es particularmente adecuado para tareas de procesamiento de señales digitales. En comparación con los chips DSP de uso general dominados por operaciones en serie, su paralelismo y escalabilidad son mejores. Utilizando el algoritmo rápido de FPGA de acumulación múltiple, se pueden diseñar filtros digitales FIR de alta velocidad.

Referencia del contenido anterior: Enciclopedia Baidu: filtro FIR