Cómo obtener la tabla de verdad del bit de acarreo de un sumador binario completo

Si=Ai_Bi_Ci-1; Ci=AiBi+Ci-1(Ai?Bi)

La segunda expresión también puede usar una puerta XOR para reemplazar dos de las puertas OR. las señales de entrada.

Tres métodos de modelado de sumador completo de un bit utilizando el lenguaje de descripción de hardware Verilog.

Tabla de verdad

La expresión de un sumador completo de un bit es la siguiente:

La tabla de verdad de un sumador completo de un bit es como se muestra arriba , donde Ai es el sumando, Bi es el sumando, el número de acarreo del bit bajo adyacente es Ci-1 y la suma de salida es Si. El número de acarreos al bit alto adyacente es Ci.

Información ampliada:

Método de descripción estructurado

moduleFA_struct (A, B, Cin, Sum, Count);

inputA; /p>

entradaB;

entradaCin;

salidaSuma;

salidaConteo;

//--declaraciones--//

xorx1 (S1, A, B)

xorx2 (Suma, S1, Cin < /); p>

yA1 (T3, A, B);

yA2 (T2, B, Cin

yA3 (T1, A, Cin

orO1(Count, T1, T2, T3);

endmodule

Este ejemplo muestra un sumador completo que consta de dos puertas XOR, tres puertas AND y consta de un OR. puerta. S1, T1, T2 y T3 son las conexiones entre puertas. El código muestra el método de modelado estructural puro, donde xor y o son los dispositivos de puerta integrados de VerilogHDL.

Tome la declaración de instanciación xorx1 (S1, A, B) como ejemplo: xor indica llamar a una puerta XOR incorporada, el nombre del dispositivo xor y el nombre de instanciación del código x1 (similar a la entrada esquemática método). S1, A y B entre paréntesis indican los nombres de las líneas de conexión reales (señales) de los pines del dispositivo, donde A y B son entradas y S1 es salida.

Materiales de referencia:

Enciclopedia Baidu - sumador completo